verilog 이해하기2 (verilog siganl assignment의 종류)

2021.10.28 - [IT정보] - verilog 이해하기 1 (verilog module의 몸체)

verilog 이해하기 1 (verilog module의 몸체)

2021.10.28 - [IT정보] - Verilog 인터넷에서 무료 사용하는 법(EDA Playground)

Verilog 인터넷에서 무료 사용하는 법(EDA Playground)

Signal Assignment의 종류 

Verilog Assignment에는 다음과 같은 두 종류가 있다. 

 

1. 연속할당 (Continuous Assignment)

- 연속적으로 계속해서 signal을 drive 한다.

- 보통 net type signal 만이 LHS (식의 왼쪽) 에서 assign이라는 것과 함께 사용될 수 있다고 하는데 주로 wire라는 것만 쓰인다.

- always, initial begin~end , task, function 내부에서는 사용할 수 없다. 

 

2. 절차적할당 (Procedural Assignment)

- always, initial문, task, function 내부에서 사용 가능한다.

- 보통은 reg 변수가 할당문에서 LHS로 사용할 수 있다.

- Blocking Assignment 와 Non-Blocking Assignment 두 종류가 있다.