Verilog 인터넷에서 무료 사용하는 법(EDA Playground)

1. Verilog 란 무엇인가?

Digital 회로 및 시스템에 사용되는 하드웨어 기술 언어이다. Verilog는 회로 설계, 검증, 구현 등으로 사용할 수 있다. Verilog는 C언어와 비슷한 문법을 가졌기 때문에 사람들이 쉽게 사용할 수 있도록 만들어 졌다. 실제 C에서 쓰이는 if와 while도 똑같이 쓰인다. 

 

다른점은 { } 중괄호 대신 begin ~ end 가 쓰인다는 점. 그리고 C에선 없는 시간에 개념이 포함되어 있다. 

 

조금 더 설명해 보자. Verilog는 module이라는 단위로 구성되어 있다. 그래서 verilog로 만든 Digital System 이라는 것은 Set of Modules가 되는 것이다. 큰 module안에 작은 module들이 구성되어 여러 기능을 이룬다. 앞으로 제목에서 언급한 인터넷에서 사용할 수 있는 EDA Playground를 가지고 내용에 대해 정리해보려 한다.  

2. Verilog 를 인터넷에서 무료로 사용하는 법

이제서야 이 글에 주제에 대해 설명하려 한다. 방법은 간단하다. 다른 tool을 설치하는게 아니라 Edit code - EDA Playground

EDA Playground

위에 사이트에서 비상업용으로 사용하는 거면 사용할 수 있다.